(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-111222

(P2002-111222A)

(43)公開日 平成14年4月12日(2002.4.12)

(51) Int.Cl. ⁷		識別記号	FI				テーマコード(参考)				
H05K 3	/46			H 0	5 K	3/46			Q	4E351	
									Н	5 E 3 4 6	
							•		T		
H01L 25	/04					1/16			В	•	
25,	/18	٠							С		
			審査請求	未請求	請求其	頁の数11	OL	(全	5 頁)	最終頁に続く	
(21)出願番号	特願	特願2000-302193(P2000-302193)		(71)	出願人	000005821					
(00) (1) FF F							松下電器産業株式会社				
(22)出願日	平原	平成12年10月 2 日 (2000. 10.2)				大阪府	門真市	大字門]真100	6番地	
				(72)	発明者	木村	潤一		•		
•						大阪府門真市大字門真1006番地 松下電器					
						産業株	産業株式会社内				
				(74)	代理人	100097	445				

最終頁に続く

(54) 【発明の名称】 多層基板

(57)【要約】

【課題】 温度変化に対して安定した多層基板を得る。 【解決手段】 樹脂基板層18,22,25,26とセラミック基板層11とが積層された多層基板であって、前記セラミック基板層にはインピーダンス素子12~17が形成されるとともに、前記樹脂基板層の最上層には電子部品23,24が装着されたものである。これにより、温度変化に対して安定した多層基板を得ることができる。 # セラミック基板層

12.15 抵 抗

13.16 インダクタ


弁理士 岩橋 文雄 (外2名)

14.17 コンデンサ

18,22,25,26 樹脂基板層

23 SMD部品

24 ベアチップ部品



【特許請求の範囲】

【請求項1】 樹脂基板層とセラミック基板層とが積層 された多層基板であって、前記セラミック基板層にはイ ンピーダンス素子が形成されるとともに、前記樹脂基板 層の最上層には電子部品が装着された多層基板。

【請求項2】 セラミック基板層を挟んでその両面に樹 * 脂基板層が積層された多層基板であって、前記セラミッ ク基板層にはインピーダンス素子が形成されるととも に、前記樹脂基板層の最上層には電子部品が装着された 多層基板。

【請求項3】 セラミック基板層にはパターンインダク タが形成された請求項1に記載の多層基板。

【請求項4】 パターンインダクタは、レーザ光線でト リミングされた請求項3に記載の多層基板。

【請求項5】 セラミック基板層にはコンデンサが形成 された請求項1に記載の多層基板。

【請求項6】 セラミック基板層には抵抗が形成された 請求項1に記載の多層基板。

【請求項7】 抵抗は、レーザ光線でトリミングされた 請求項6に記載の多層基板。

【請求項8】 パターンインダクタに隣接する樹脂基板 層において、前記パターンインダクタに対応するグラン ドが除去された請求項1に記載の多層基板。

セラミック基板層の両面にインピーダン 【請求項9】 ス素子が形成された請求項1に記載の多層基板。

【請求項10】 第1の樹脂基板層と第2の樹脂基板層 との間にポリイミドフィルムを積層し、このポリイミド フィルムにコンデンサが形成された請求項1に記載の多 届 基板。

【請求項11】 樹脂基板層にストリップ線路が設けら れた請求項1に記載の多層基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、携帯電話等に使用 される多層基板に関するものである。

[0002]

【従来の技術】従来の多層基板は、図4に示すように全 て樹脂基板層で形成されていた。例えば、第1層1には パターンが形成されるとともに電子部品2が装着されて いた。そして、この電子部品2はスルーホール3で第2 層4或いは第3層5或いは第4層6へ導かれ、そこに形 成されているインダクタ等に接続されていた。ここで、 第1層1から第4層6の間は何れも樹脂7で形成されて いた。

[0003]

【発明が解決しようとする課題】しかしながらこのよう な従来の多層基板は、全ての層が樹脂基板で形成されて いたので、この樹脂基板層にインダクタ等を形成すると 温度変化による熱収縮が生じて、インダクタンス値が変 化してしまうという問題があった。

【0004】本発明はこのような問題点を解決するもの で、温度変化に対して安定した多層基板を提供すること を目的としたものである。

2

[0005]

【課題を解決するための手段】この目的を達成するため に本発明の多層基板は、樹脂基板層とセラミック基板層 とが積層された多層基板であって、前記セラミック基板 層にはインピーダンス素子が形成されるとともに、前記 樹脂基板層の最上層には電子部品が装着されたものであ 10 る。

【0006】これにより、温度変化に対して安定した多 層基板を得ることができる。

[0007]

【発明の実施の形態】本発明の請求項1に記載の発明 は、樹脂基板層とセラミック基板層とが積層された多層 基板であって、前記セラミック基板層にはインピーダン ス素子が形成されるとともに、前記樹脂基板層の最上層 には電子部品が装着された多層基板であり、セラミック 基板層にインピーダンス素子が形成されているので、温 20 度変化に対して安定するとともに正確な値を維持するこ とができる。

【0008】また、セラミック基板層にインピーダンス 素子を形成し、樹脂基板層に電子部品を装着するので、 基板の実装密度が向上し小型化が可能となる。

【0009】更にまた、セラミック基板層を一部に設け ているので、多層基板としての湾曲は少ない。更に、価 格が安い樹脂基板層と積層しているので、低価格の多層 基板を提供することができる。

【0010】請求項2に記載の発明は、セラミック基板 30 層を挟んでその両面に樹脂基板層が積層された多層基板 であって、前記セラミック基板層にはインピーダンス素 子が形成されるとともに、前記樹脂基板層の最上層には 電子部品が装着された多層基板であり、セラミック基板 層を挟んでその両面に樹脂基板層が積層されているの で、多層基板が反ることはなく、セット側の親基板に隙 間なく装着することができる。

【0011】また、セット側の親基板が樹脂基板であっ たとしても、この多層基板の外側にはセット側の親基板 の熱膨張率に近い樹脂基板層を選定することで、しっく 40 り装着させることができる。

【0012】請求項3に記載の発明は、セラミック基板 層にはパターンインダクタが形成された請求項1に記載 の多層基板であり、セラミック基板層は誘電率が大きい ので、このセラミック基板層に設けられたインダクタン スの小型化を図ることができる。

【0013】請求項4に記載の発明のパターンインダク タは、レーザ光線でトリミングされた請求項3に記載の 多層基板であり、正確なインダクタンス値に調整できる とともに、安定したインダクタを得ることができる。

【0014】請求項5に記載の発明は、セラミック基板

層にはコンデンサが形成された請求項1に記載の多層基板であり、セラミック基板層は誘電率が大きいので、このセラミック基板層をはさんで電極を設けることで、コンデンサの小型化を図ることができる。

【0015】また、セラミック基板層は耐熱性が高いので、印刷法により電極と誘電体層を形成し焼成することでコンデンサ素子をつくることもできる。

【0016】請求項6に記載の発明は、セラミック基板層には抵抗が形成された請求項1に記載の多層基板であり、セラミック基板に形成されているので、温度変化に 10対して安定した抵抗を得ることができる。

【0017】請求項7に記載の発明の抵抗は、レーザ光線でトリミングされた請求項6に記載の多層基板であり、正確な抵抗値に調節できる。

【0018】請求項8に記載の発明は、パターンインダクタに隣接する樹脂基板層において、前記パターンインダクタに対応するグランドが除去された請求項1に記載の多層基板であり、パターンインダクタの近傍にグランドがないので、インダクタのキュー(Q)を高くすることができる。

【0019】請求項9に記載の発明は、セラミック基板層の両面にインピーダンス素子が形成された請求項1に記載の多層基板であり、両面にインピーダンス素子を形成するので、実装密度が向上し小型化を図ることができる。また、セラミック基板層に形成されているので温度安定度が高い。

【0020】請求項10に記載の発明は、第1の樹脂基 することができる。 板層と第2の樹脂基板層との間にポリイミドフィルムを 積層し、このポリイミドフィルムにコンデンサが蒸着法 ベアチップ部品24を で形成された請求項1に記載の多層基板であり、コンデ 30 小型化が可能となる。 ンサの値の高精度なものが形成できるとともに薄型化を 図ることができる。 その両面に樹脂基板層

【0021】請求項11に記載の発明は、樹脂基板層にストリップ線路が設けられた請求項1に記載の多層基板であり、誘電率の低い樹脂基板層にストリップ線路が設けられているので、ストリップ線路の幅を広くすることができ、抵抗分が減少し損失を少なくすることができる。この性質は特に高周波性能においてはNF特性を改善することができて好ましい。

【0022】以下、図面に従って、本発明の一実施の形 40 態を説明する。

【0023】(実施の形態1)図1において、11は誘電率は約10(1MHz)のセラミック基板層であり、その上面層(第3層)11aには抵抗12、インダクタ13、コンデンサ14が形成されている。また、下面層(第4層)25aも同様に抵抗15、インダクタ16、コンデンサ17が形成されている。このように、セラミック基板層11の両側にインピーダンス素子が形成されているので、外部の温度変化に対して安定したインピーダンス素子を形成することができる。

【0024】18は誘電率は約4(1MHz)の樹脂基板層であり、その上面層(第2層)18aにはパターン19が設けられている。このパターン19はインタースティシャルバイアホール(以後、ホールという)20で第3層11aやホール21で第1層22aに導出されて回路に接続される。また、この第2層18aにストリップ線路を形成すると、樹脂基板層18や22の誘電率がセラミック基板層11に比べて低いので、線路幅を広くすることができ損失を少なくすることができる。

【0025】22は誘電率は約4(1MHz)の樹脂基板層であり、その上面層(第1層)22aにはSMD部品23やベアチップ部品24が装着されている。

【0026】同様に、25,26は誘電率は約4(1MHz)の樹脂基板層であり、第5層目26aには、パターン27が設けられている。このパターン27はホール28で第4層25aやホール29で第6層26bに導出されて回路に接続される。また、このホール29は第1層22aから第6層26bまで(多層基板の表面から裏面まで)貫通するスルーホールでもある。

20 【0027】このように本実施の形態1における多層基板は6層構造になっており、その中心にはコア基板としてセラミック基板層11を設け、その両側には樹脂基板層18,22,25,26を設けているので、以下のような特徴を有する。即ち、セラミック基板層11に抵抗12,15とインダクタ13,16が形成されているので、温度変化に対して安定するとともに正確な値を維持することができる。

【0028】また、第1層22aにはSMD部品23や ベアチップ部品24を装着するので、実装密度が向上し 70 小型化が可能となる。

【0029】更にまた、セラミック基板層11を挟んでその両面に樹脂基板層18,22,25,26が積層されているので、多層基板が反ることはなくセット側の親基板に隙間なく装着させることができる。

【0030】また、セット側の親基板が樹脂基板であったとしても、この多層基板と前記親基板との接触側はセット側の基板の熱膨張率に近い熱膨張率を有する樹脂基板層を選定しているので、しっくり装着させることができる。

【0031】図2はセラミック基板層11の上面の第3層11aに形成されたインピーダンス部品の斜視図である。図2において、抵抗12、インダクタ13、コンデンサ14である。ここで、抵抗12やインダクタ13はレーザ光線でトリミングされるので、正確な抵抗値と正確なインダクタンス値に調整できるとともに、安定した性能を得ることができる。また、このインダクタ13は誘電率の大きなセラミック基板層11に形成されているので、小型で大きなインダクタンス値を得ることができる。

0 【0032】また、このインダクタ13の上方第2届1

5

8 a においては、グランドパターンを不形成とすれば、 インダクタ13のQを高くすることができる。

【0033】コンデンサ14,17は、電極層14a,14c,17a,17c、誘電体層14b,17bを印刷・焼成で形成されている。誘電体層14b,17bに高誘電体の材料を用いているので、小型で大きなキャパシタンス値を得ることができる。

【0034】(実施の形態2)実施の形態2は、実施の形態1の第5層26aに図3に示すように、ポリイミドフィルム30で形成された第5層30aと樹脂基板層31で形成された第6層31aを挿入し、全部で第8層とした多層基板の断面図である。

【0035】図3において、32はポリイミドフィルム30の第6層31aに形成されたコンデンサである。ポリイミドフィルム30に蒸着法で形成されているので、コンデンサ32の値の高精度なものが形成できるとともに薄型化を図ることができる。

[0036]

【発明の効果】以上のように本発明の多層基板は、樹脂基板層とセラミック基板層とが積層された多層基板であ 20って、前記セラミック基板層にはインピーダンス素子が形成されるとともに、前記樹脂基板層の最上層には電子部品が装着された多層基板であり、セラミック基板にインピーダンス素子が形成されているので、温度変化に対して安定するとともに正確な値を維持することができる。

【0037】また、セラミック基板層にインピーダンス素子を形成し、樹脂基板層に電子部品を装着するので、 基板の実装密度が向上し小型化が可能となる。

6

【0038】更にまた、セラミック基板層を一部に設けているので、多層基板としての湾曲は少ない。更に、価格が安い樹脂基板層と積層しているので、低価格の多層基板を提供することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1による多層基板の断面図

10 【図2】同、要部斜視図

【図3】本発明の実施の形態2による多層基板の断面図

【図4】従来の多層基板の断面図

【符号の説明】

11 セラミック基板層

12 抵抗

13 インダクタ

14 コンデンサ

15 抵抗

16 インダクタ

7 17 コンデンサ

18 樹脂基板層

22 樹脂基板層

23 SMD部品

24 ベアチップ部品

25 樹脂基板層

26 樹脂基板層

【図1】

セラミック基板層

12.15 抵抗

13.16 インダクタ


4.17 コンデンサ


18,22,25,26 樹脂基板層

33 SMD部品


24 ベアチップ部品

【図2】:






【図3】



【図4】



フロントページの続き

(51) Int. C1. ⁷

識別記号

H 0 5 K 1/16

, FI

H 0 5 K 1/16

H01L 25/04

テーマコード(参考)

D

Fターム(参考) 4E351 AA01 AA07 BB03 BB05 BB09

BB24 BB26 FF04 FF18 GG01

GG06 GG09

5E346 AA02 AA04 AA12 AA13 AA15

AA23 AA27 AA29 AA32 AA33

AA36 AA42 AA43 BB20 CC08

CC16 CC21 EE20 FF01 FF27

FF45 GG15 GG28 HH02 HH11

HH16 HH22